聯發科技股份有限公司 數位IC設計工程師(DE)

第一次面試： 第一次面試來了兩個面試官，面試內容圍繞在碩士班題目做了甚麼？ 以及寫過甚麼數位電路相關的題目? 數位電路題目有最基本的 知不知道整個design flow、setup time hold time、如何用CMOS實現invverter等、隨意講一個常見的數位電路架構 能否劃出對應的電路圖及寫出對應的verilog code 一面整體考驗的是面試者對應徵職務工作內容的熟悉程度。 第二次面試： 二面來的是副處長，面試內容為自我介紹，觀看你的人格特質之類的。 因為我沒準備的緣故，講一講又跑回專業背景聊天。自我介紹就變成報碩論。碩論報完，面試官會根據我在聯發官網填的一些基本資料做詢問:最大的挫折阿、成就感來源之類的。

如何準備面試： 如果學碩本身是四大，而且有相關的經驗，應該是很穩。考的題目不難。但本人只有很粗略的學過一點點數位電路，是那種知道這題目很簡單，但我熟悉度不足。 是否推薦此份工作： 還不知道是否有錄取，無法回答 其他注意事項：