聯發科技股份有限公司 數位IC工程師

問題1. Full custom design methodology 問題2. Cell based design methodology 問題3. Static timing analysis 問題4. On chip variation 問題5. Formal verification 問題6. Bit-true verification 問題7. Design compiler constraints 問題8. Static timing analysis, dynamic timing analysis, formal的比較 問題9. Clock gating 問題10. Testbench code coverage 問題11. 曾經遇過的DRC, LVS error 問題12. IC比賽題目 問題13. Design compiler的constraint 問題14. 碩士論文、履歷內容

如何準備面試：網路爬文刷提、該修的課修一修。 是否推薦此份工作：是。 其他注意事項：無。