\ 「職場透明化運動」進行中 /

匿名分享你的面試經驗，一起建立台灣最大面試資料庫！

GoodJob > 公司 > 衡宇科技股份有限公司 > 面試

面試經驗

衡宇科技股份有限公司數位IC設計工程師

新竹市

沒通知

面試時間2022.03

職務經驗不到 1 年

評分5.0分

面試過程

第一次面試：主管先詢問碩論細節，接著詢問一些有關Verilog專業知識，最後與HR簡單聊天第二次面試：無工作環境：普通、有小型健身房

給其他面試者的中肯建議

如何準備面試：碩論介紹清楚，Verilog基本觀念搞懂是否推薦此份工作：否(因未通知) 其他注意事項：

更多衡宇科技股份有限公司、數位IC設計工程師的面試及評價...

面試經驗 · 2025 年 12 月

緯創軟體股份有限公司數位IC設計工程師

五分鐘的自我介紹，主要是針對碩論再問問題，公司說明駐點是否可....閱讀更多

評價 · 2025 年 12 月

40 小時 / 週

芯鼎科技股份有限公司數位IC設計工程師

底:60k 保14個月每月都有全家禮卷400塊生日禮卷1....閱讀更多

面試經驗 · 2025 年 12 月

1,300,000 / 年

瑞鼎科技股份有限公司數位IC設計工程師

一開始會有verilog的題目要寫大概可以寫一個小時，接下來....閱讀更多

面試經驗 · 2025 年 12 月

群聯電子股份有限公司 PHISON 數位IC設計工程師

面試開始就直接把準備好的ppt開始報告，期間會根據ppt的....閱讀更多

面試經驗 · 2025 年 12 月

1,400,000 / 年

瑞鼎科技股份有限公司數位IC設計工程師

面試時先發一張考卷，考卷的內容包含FSM、Counter等，....閱讀更多

衡宇科技股份有限公司的薪水看更多>>

數位IC設計工程師的薪水分佈看更多>>

詳細給推

感謝大大無私分享

蒸的很蚌

真的非常謝謝你的分享！

很實用！

台灣的職場因為有你變得更好！

給我們回饋