面試經驗
群聯電子股份有限公司 工程師
線上面試 | 沒通知 | 面試時間2022.09 | 職務經驗不到 1 年 |
評分4.0分 |
面試過程
第一次面試：clock gating 怎麼設計，就是設計一個在合成後可以合成出clock gating的電路，用verilog寫
CDC問題，一個CLKA的FF和一個接兩級FF的CLKB中間能不能插入組合電路，接兩級FF的CLKB中間能不能插入組合電路後面會產生亞穩態現象，英文是什麼?
Design complier流程
第二次面試：無
工作環境：視訊因此不清楚
給其他面試者的中肯建議
如何準備面試：把數位電路看一看
是否推薦此份工作：感覺是分量蠻重的工作
其他注意事項：務必把履歷上有寫的東西搞清楚，不然容易被考倒
沒有回報記錄
更多群聯電子股份有限公司、工程師的面試及評價...
詳細給推
感謝大大無私分享
蒸的很蚌
真的非常謝謝你的分享！
很實用！
台灣的職場因為有你變得更好！