面試經驗
聯發科 數位電路設計工程師
新竹縣 | 未錄取 | 面試時間2022.08 | 職務經驗3 年 |
薪水年薪 250萬 | 評分5.0分 |
面試過程
第一次面試：考基本verilog 跟VLSI 演算法相關概念
第二次面試：處長面試
工作環境：新竹總部 手機相關
給其他面試者的中肯建議
如何準備面試：研究所題目可以複習一下再去
是否推薦此份工作：推薦 薪資不錯
其他注意事項：會問之前工作內容
面試過程曾問以下問題
- 詢問家庭狀況
面試問答
Q
離職原因
沒有回報記錄
更多聯發科、數位電路設計工程師的面試及評價...
聯發科技股份有限公司的薪水看更多>>
詳細給推
感謝大大無私分享
蒸的很蚌
真的非常謝謝你的分享！
很實用！
台灣的職場因為有你變得更好！