\ 「職場透明化運動」進行中 /

匿名分享你的面試經驗，一起建立台灣最大面試資料庫！

GoodJob > 公司 > 聯發科技股份有限公司 > 面試

面試經驗

聯發科數位電路設計工程師

公司：
聯發科
面試地區：
新竹縣
應徵職稱：
數位電路設計工程師
相關職務經驗：
3 年
面試時間：
2022 年 8 月
填寫時間：
2023 年 2 月
面試結果：
未錄取
待遇：
2,500,000 / 年
評分：
5.0 分
大推！
有以下特殊問題：
- 詢問家庭狀況

面試過程

第一次面試：考基本verilog 跟VLSI 演算法相關概念第二次面試：處長面試工作環境：新竹總部手機相關

給其他面試者的中肯建議

如何準備面試：研究所題目可以複習一下再去是否推薦此份工作：推薦薪資不錯其他注意事項：會問之前工作內容

面試問答

Q

離職原因

更多聯發科、數位電路設計工程師的面試及評價...

面試經驗 · 2025 年 5 月

聯發科嵌入式工程師

一關線上面試，主要針對ppt問問題，沒有問專業問題，討論課業....閱讀更多

面試經驗 · 2025 年 5 月

聯發科暑期實習

自我介紹，然後中間面試官有問題會中斷介紹並提問，提問的問題都....閱讀更多

面試經驗 · 2025 年 4 月

聯發科韌體工程師

一面過後，HR面試很快就接著來。面試流程蠻清楚的，HR給定的....閱讀更多

面試經驗 · 2024 年 10 月

聯發科

第一次面試：主管問ofdm基本架構以及原理，有朋友被問到通訊....閱讀更多

面試經驗 · 2024 年 8 月

聯發科 APR

第一次面試：都是實體面試，面試官人很好也講了很多想在聊天....閱讀更多

聯發科技股份有限公司的薪水看更多>>

詳細給推

感謝大大無私分享

蒸的很蚌

真的非常謝謝你的分享！

很實用！

台灣的職場因為有你變得更好！

給我們回饋