\ 「職場透明化運動」進行中 /

匿名分享你的面試經驗，一起建立台灣最大面試資料庫！

GoodJob > 公司 > 聯發科技股份有限公司 > 面試

面試經驗

聯發科技股份有限公司數位IC設計工程師

新竹市

錄取

面試時間2022.09

職務經驗不到 1 年

評分4.0分

面試過程

第一次面試：基本的邏輯設計、STA、CDC 第二次面試：基本的邏輯設計、STA、CDC、SystemVerilog 工作環境：整體學習環境還算不錯

給其他面試者的中肯建議

如何準備面試：複習iclab 是否推薦此份工作：還滿推薦的其他注意事項：論文做了甚麼，修課學到甚麼都要很清楚

更多聯發科技股份有限公司、數位IC設計工程師的面試及評價...

評價 · 2025 年 12 月

40 小時 / 週

芯鼎科技股份有限公司數位IC設計工程師

底:60k 保14個月每月都有全家禮卷400塊生日禮卷1....閱讀更多

評價 · 2025 年 12 月

40 小時 / 週

聯發科技股份有限公司 IC佈局工程師

部門團隊重視工程邏輯與實作驗證，討論風氣開放，研發氛圍務實。....閱讀更多

面試經驗 · 2025 年 12 月

1,300,000 / 年

瑞鼎科技股份有限公司數位IC設計工程師

一開始會有verilog的題目要寫大概可以寫一個小時，接下來....閱讀更多

評價 · 2025 年 12 月

70 小時 / 週

聯發科技股份有限公司硬體測試工程師

很慢超級慢現在規定很多要跟很多人競爭進來要想清楚啊不然....閱讀更多

面試經驗 · 2025 年 12 月

群聯電子股份有限公司 PHISON 數位IC設計工程師

面試開始就直接把準備好的ppt開始報告，期間會根據ppt的....閱讀更多

聯發科技股份有限公司的薪水看更多>>

數位IC設計工程師的薪水分佈看更多>>

詳細給推

感謝大大無私分享

蒸的很蚌

真的非常謝謝你的分享！

很實用！

台灣的職場因為有你變得更好！

給我們回饋