威鋒電子股份有限公司 LOGIC DESIGN ENGINEER

面試流程大致上就是先針對自己準備的投影片做自我介紹的報告，主管雖然不一定了解碩論的部分在做什麼，但是會充滿好奇心的去提問比較細節的地方；後續自己準備的幾個專案，主管也會針對一些演算法可以嘗試改進的地方去提問。除此之外還有EDA tool的操作跟指令等等相關的問題，最後會開放提問，可以問一些關於職缺跟公司發展以及日常作業流程的問題們，整體面試的感受是很好的。

主管給人的感覺比較客氣老實，在提問的時候不會有咄咄逼人或者要壓力測試的感覺，但是同時也能很精準的問出比較細節的問題，所以讓面試者可以感受到主管是有仔細去看投影片內容以及履歷的。