\ 「職場透明化運動」進行中 /

匿名分享你的面試經驗，一起建立台灣最大面試資料庫！

GoodJob > 公司 > 聯發科技股份有限公司 > 面試

面試經驗

聯發科數位IC設計工程師

公司：
聯發科
面試地區：
新竹市
應徵職稱：
數位IC設計工程師
最高學歷：
碩士
面試時間：
2018 年 8 月
填寫時間：
2019 年 2 月
面試結果：
錄取
待遇：
76,000 / 月
評分：
4.0 分
很好！

面試方式

有許多部門的面試官會請你準備一份ppt做自我介紹+碩論等研究相關內容之後面試官會介紹自己所在部門的的工作內容面試最後會給你一張表選擇有興趣的部門

面試心得

面試官人都很友善面談起來態度很好不像在面試像是用聊天來認識對方

更多聯發科、數位IC設計工程師的面試及評價...

評價 · 2025 年 8 月

60 小時 / 週

1,500,000 / 年

瑞鼎科技股份有限公司數位IC設計工程師

平日需要加班，假日有時候也要，不怕操的可以來，但是可以練功很....閱讀更多

面試經驗 · 2025 年 8 月

達發科技數位IC設計工程師

一面而已，小主管大主管都有參加，主管問問題邏輯清晰，CDC的....閱讀更多

面試經驗 · 2025 年 8 月

瑞鼎科技股份有限公司數位IC設計工程師

寫考卷，還有現場考題在白板上回答需要會畫gate leve....閱讀更多

評價 · 2025 年 8 月

40 小時 / 週

3,000,000 / 年

AISTARTEK 數位IC設計工程師

就12+2 , 不太看績效,就純粹保底,是蠻吸引人的,其他福....閱讀更多

面試經驗 · 2025 年 7 月

瑞昱半導體股份有限公司數位IC設計工程師

面試主管很刁鑽，要的不只是有經驗會EDA Tool的人， ....閱讀更多

聯發科技股份有限公司的薪水看更多>>

數位IC設計工程師的薪水分佈看更多>>

詳細給推

感謝大大無私分享

蒸的很蚌

真的非常謝謝你的分享！

很實用！

台灣的職場因為有你變得更好！

給我們回饋