\ 「職場透明化運動」進行中 /

匿名分享你的面試經驗，一起建立台灣最大面試資料庫！

GoodJob > 公司 > 聯發科技股份有限公司 > 面試

面試經驗

聯發科數位IC設計工程師

公司：
聯發科
面試地區：
新竹市
應徵職稱：
數位IC設計工程師
相關職務經驗：
不到 1 年
面試時間：
2021 年 12 月
填寫時間：
2022 年 2 月
面試結果：
錄取
待遇：
80,000 / 月
評分：
5.0 分
大推！

面試過程

第一次面試：與主管面試報告專業論文主管介紹公司工作氛圍工作內容第二次面試：與一級主管面試主管介紹公司待遇何時上工工作環境：環境非常豪華

給其他面試者的中肯建議

如何準備面試：報告專業技術論文是否推薦此份工作：推薦有專業訓練課程有mentor教導其他注意事項：

更多聯發科、數位IC設計工程師的面試及評價...

面試經驗 · 2025 年 8 月

達發科技數位IC設計工程師

一面而已，小主管大主管都有參加，主管問問題邏輯清晰，CDC的....閱讀更多

面試經驗 · 2025 年 8 月

瑞鼎科技股份有限公司數位IC設計工程師

寫考卷，還有現場考題在白板上回答需要會畫gate leve....閱讀更多

評價 · 2025 年 8 月

40 小時 / 週

3,000,000 / 年

AISTARTEK 數位IC設計工程師

就12+2 , 不太看績效,就純粹保底,是蠻吸引人的,其他福....閱讀更多

面試經驗 · 2025 年 7 月

瑞昱半導體股份有限公司數位IC設計工程師

面試主管很刁鑽，要的不只是有經驗會EDA Tool的人， ....閱讀更多

面試經驗 · 2025 年 7 月

偉詮電子股份有限公司數位IC設計工程師

剛進去給一份考卷，然後給1個小時寫，交卷後處長跟組長會進來面....閱讀更多

聯發科技股份有限公司的薪水看更多>>

數位IC設計工程師的薪水分佈看更多>>

詳細給推

感謝大大無私分享

蒸的很蚌

真的非常謝謝你的分享！

很實用！

台灣的職場因為有你變得更好！

給我們回饋