面試經驗
捷揚光電股份有限公司 FPGA設計
- 公司：
- 面試地區：新竹縣
- 應徵職稱：
- 面試時間：2023 年 9 月
- 填寫時間：2023 年 11 月
- 面試結果：未錄取
- 評分：
面試過程
第一次面試：會做相關verilog的專業測驗，部門主要就是在FPGA上把演算法轉換成硬體
第二次面試：
工作環境：
給其他面試者的中肯建議
如何準備面試：準備verilog通訊協定等的的考題，然後多敘述實作經驗
是否推薦此份工作：可以試試看
其他注意事項：
沒有回報記錄
更多捷揚光電股份有限公司、FPGA設計的面試及評價...
捷揚光電股份有限公司的薪水看更多>>
詳細給推
感謝大大無私分享
蒸的很蚌
真的非常謝謝你的分享！
很實用！
台灣的職場因為有你變得更好！