面試經驗
瑞鼎科技股份有限公司 數位IC設計工程師
- 公司：
- 面試地區：臺南市
- 應徵職稱：
- 相關職務經驗：不到 1 年
- 面試時間：2024 年 3 月
- 填寫時間：2024 年 6 月
- 面試結果：沒通知
- 評分：
面試過程
第一次面試：一開始會先寫一份考卷，時間為1小時，題目非常多包含：setup/hold time、給gate-level電路圖問是什麼function，且用verilog寫出來、blocking non-blocking差異、除頻器除2除3寫出verilog並畫出波型、FSM紅綠燈寫verilog、CDC寫verilog、同步非同步reset差異。
第二次面試：
工作環境：
給其他面試者的中肯建議
如何準備面試：考卷題目看似很多，但其實都不難，這間很注重寫verilog能力，主要是對自己報告內容要很熟、掌握度高，應該就沒問題了
是否推薦此份工作：
其他注意事項：
面試問答
Q
為什麼想進入我們公司
沒有回報記錄
更多瑞鼎科技股份有限公司、數位IC設計工程師的面試及評價...
詳細給推
感謝大大無私分享
蒸的很蚌
真的非常謝謝你的分享！
很實用！
台灣的職場因為有你變得更好！