中央研究院資通所 數位IC設計工程師

面試過程一開始會先叫你介紹自己的背景，我本身是有做自己的ppt，就把自己做過的project和修課紀錄跟主管講清楚，過程中主管會對他有興趣的地方提問，會問你對自己的ppt內容了解多少。 介紹完自己之後，他會開始講自己部門在做什麼，會跟誰對接，讓你了解之後要做的事情可能會有很多樣，不只是專注於verilog 上的設計，因應計劃要求可能會寫C或是python

面試官有兩人，最後會只剩大主管留下問問題 ，他會說明對於我的project 哪裡可以加強，主管會想知道一些細節（需自身非常了解），需要報自己有保握的