\ 「職場透明化運動」進行中 /

匿名分享你的面試經驗，一起建立台灣最大面試資料庫！

GoodJob > 公司 > 瑞鼎科技股份有限公司 > 面試

面試經驗

瑞鼎科技股份有限公司數位IC設計工程師

公司：
瑞鼎科技股份有限公司
面試地區：
臺南市
應徵職稱：
數位IC設計工程師
相關職務經驗：
不到 1 年
面試時間：
2025 年 3 月
填寫時間：
2025 年 5 月
面試結果：
未錄取
待遇：
80,000 / 月
評分：
3.0 分
不錯啦～
有以下特殊問題：
- 無

面試問題

常見的數位IC設計考題，包含verilog轉電路、電路轉verilog、FIFO等問題

工時狀況

聽主管說蠻操的，在趕案子的時候往往需要加班到晚上10點後，所以要進來必須有心理準備

更多瑞鼎科技股份有限公司、數位IC設計工程師的面試及評價...

評價 · 2025 年 6 月

40 小時 / 週

1,100,000 / 年

奇景光電股份有限公司數位IC設計工程師

幾乎不加班，滿8小時即可，打卡時間需要介於早上8:30 ～ ....閱讀更多

面試經驗 · 2025 年 5 月

奇景光電股份有限公司數位IC設計工程師

一開始先介紹碩論，會針對碩論去延伸問題，像是如何改進結構之類....閱讀更多

面試經驗 · 2025 年 5 月

1,500,000 / 年

瑞鼎科技股份有限公司 SA

主要針對自已準備的PPT進行討論並且主管會在對話中去考量對....閱讀更多

面試經驗 · 2025 年 5 月

威達高科股份有限公司數位IC設計工程師

在面試時主管會問正常IC設計的問題，此時面試十分正常。但進....閱讀更多

面試經驗 · 2025 年 5 月

精拓科技股份有限公司數位IC設計工程師

筆試： 1. 描述Latch與FF的特性，並用verilog....閱讀更多

瑞鼎科技股份有限公司的薪水看更多>>

數位IC設計工程師的薪水分佈看更多>>

詳細給推

感謝大大無私分享

蒸的很蚌

真的非常謝謝你的分享！

很實用！

台灣的職場因為有你變得更好！

給我們回饋