乾瞻科技股份有限公司 (85061999) 數位IC設計工程師

大約的面試流程如下：首先會進行約一小時的筆試，內容主要涵蓋數位電路與 Verilog 等相關基礎題目。筆試結束後，第一位主管會進入面試，過程中需使用事先準備的投影片進行自我介紹，並針對筆試內容逐題詢問，確認作答思路與觀念是否扎實，同時也會進行一般的 Q&A 交流。 接著還會有第二位主管進行後續面談，同樣需要使用投影片做自我介紹。除了延續前一階段的問題外，主管也會特別針對筆試中的部分題目，要求在白板上以不同的方式重新推導與解題，以觀察應徵者的邏輯思考能力、觀念熟悉度，以及臨場應變能力。 整體而言，面試流程相當完整，不僅評估履歷與自我介紹內容，也會透過筆試檢驗基礎能力，並藉由主管面談與白板解題，深入了解應徵者對數位設計相關知識的掌握程度。

數位電路與 Verilog 等相關基礎題目需要多加複習，基本的setup time/hold time/metastability要熟讀